Energy-Delay Analysis of FPGA-Accelerated Range-Doppler Matrix Computation 技術仕様およびエンジニアリングリファレンス

次世代6GセルラーおよびレーダーアーキテクチャにおけるEnergy-Delay Analysis of FPGA-Accelerated Range-Doppler Matrix Computationを分析する技術エンジニアリングホワイトペーパー。

1. システムモデルと問題設定

本論文は、通信とレーダーの同時推定のためのマルチアンテナRFチャネル行列、雑音共分散、およびクラメール・ラオ下限を確立することにより、Energy-Delay Analysis of FPGA-Accelerated Range-Doppler Matrix Computationを形式化する。

大規模な数値シミュレーションにより、ISACNodeが広帯域サブテラヘルツキャリア全体でデータスループットを維持しながら、サブミリ秒の検出閾値を満たすことが実証されている。